♥ 출력 일자: 2000/11/1

1104350

NOV. 0 2. 2000

발송번호 : 9-5-2000-028283043

발송일자 : 2000.10.31

제출기일 : 2000.12.31

수신 : 서울시 종로구 운니동 114-31 서울빌딩

구영창 귀하

특허청

13241

의견제출통지서

출원인 성명 캐논 가부시끼가이샤 (출원인코드: 519980959073)

주소 일본 도꾜도 오오따꾸 시모마루꼬 3쪼메 30방 2고

대리인 성명 구영창 외 2명

. 주소 서울시 종로구 운니동 114-31 서울빌딩

출원번호

10-1998-0040257

발명의 명칭

광전 변환 장치

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어서 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기기일까지 의견서 또는 보정서를 제출하여 주시기 바랍니다.( 상기기일에 대한 연장은 매회 1월단위로 연장할수 있으며, 별도의 기간연장승인 통지는 하지 않습니다)

[이 유]

이 출원의 특허청구범위 제1-14항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통 상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29 조제2항의 규정에 의하여 특허를 받을 수 없습니다.

[1510]

본원은 광전 변환 장치에 관한 것으로, 청구범위 제1-14항의 기재내용을 주된 특징으로 하고 있으나, 이는 고체촬상소자에 관한 인용발명1(일본 공개특허공보 평9-51480호, 공개일 1997.02.18)의 구성과; 광전변환장치에 관한 인용발명2(유럽 공개특허공보 757497호, 공개일 1997.02.05)의 구성으로부터 당해 기술분야에서 통상의 지식을 가진 자에 의해 용이하게 발명될 수 있는 것입니다.

[처 브]

첨부 1 일본 공개특허공보 평9-51480호 첨부2 유럽 공개특허공보 757497호

끝.

2000.10.31

KSO

특허청 심사4국

심사관 손 (기)

<<안내>>

문의사항이 있으시면 🗗 042)481-5972 로 문의하시기 바랍니다.

THIS PAGE BLANK (USPTO)

KIM & CHANG 金 · 張 特許法律事務所

T.JY491

# 特 許 庁 意見提出通知書

出 願 人 氏 名 キヤノン株式会社 (出願人コード:519980959073)

住 所 日本国東京都大田区下丸子3丁目30番2号

代理人 氏名 具 永昌 外2人

住 所 ソウル市鍾路区雲泥洞 114-31 (ソウルビル)

出願番号

10-1998-0040257

発明の名称

Photoelectric Coversion Apparatus

本出願に対する審査結果、下記のような拒絶理由があるため、特許法第63条の規定に基づいてこれを通知するので、意見があるか補正が必要な場合には、2000年12月31日までに意見書又は補正書を提出されたい(前記期日に対する延長は1ヶ月ずつ、延長することができ、別途の期間延長承認通知はしない)。

# 「理由」

本出願の特許請求の範囲第 $1\sim14$ 項に記載された発明は、その出願以前にこの発明が属する技術分野において、通常の知識を有する者が下記に指摘されたものにより容易に発明できたものと認められるので、特許法第29条第2項の規定に該当し特許を受けることができない。

# 「記」

本願は光電変換装置に関するもので、クレーム1~14の記載内容を主な特徴としているが、これは固体撮像素子に関する引用発明1 (日本公開特許公報平9-51480号、公開日1997.2.18)の構成と;光電変換装置に関する引用発明2(ヨーロッパ公開特許公報757497号、公開日1997.2.5)の構成から当該技術分野で通常の知識を有する者により容易に発明できたものである。

# [添付]

添付1 日本公開特許公報平9-51480号 添付2 ヨーロッパ公開特許公報757497号

2000年 10月 31日

特 許 庁 審查4局

審査官 ソン チャン ホ

THIS PAGE BLANK (USPTO)

(18) 日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出籍公開番号

**特期平9-51480** 

(43)公開日 平成9年(1997)2月18日

技術表示箇所

(51) Int.CL\*

裁別記号

庁内整理番号

FΙ

-

HO4N 5/335

H01L 27/146

HO4N 5/336 HO1L 27/14 P

A

# 青宝前水 末前水 前水項の数5 FD (全12 頁)

(21)出籍番号

(22) 出題日

特膜平7-221048

平成7年(1995) 8月7日

(71) 出版人 800004112

株式会社ニコン

東京都千代田区丸の内3丁目2番3号

(72)発明者 米山 寿一

東京都千代田区丸ノ内3丁目2番3号 株

式会社ニコン内


(74)代理人 弗理士 独内 義明

# (54) 【発明の名称】 固体操像装置

#### (57)【要約】

【課題】 固体損像装置の全画素をリセットする場合の 過大なラッシュ電流を防止する。

【解決手段】 光電変換を行なう複数の画素1と、複数の画素1を順次選択する走査回路5,9を有する固体撮像装置において、走査回路として複数の回路段の出力をはば同時に所定の論理状態に設定可能なシフトレジスタを備えたものを使用し、画素1として受光素子PDと該受光素子PDに蓄積された信号電荷を増幅する増幅素子QAを備えたものを使用する。走査回路5のシフトレジスタの複数の回路段の出力を前記所定の論理状態に設定して複数の画素1を選択し、選択した複数の画素1において増幅素子QAをカットオフした状態で受光素子PDの電荷をリセットする。



1

#### 【特許諸林の範囲】

【請求項1】 光電変換を行なう複数の画素と、前記複数の画素を順大選択して読み出すための走査回路を具備する固体損像装置において、

前記走査回路は、複数の回路段が継続接続されて構成され所定の制御信号の入力に応じて前記複数の回路段の出力をほぼ同時に所定の論理状態に設定可能なシフトレジスタを備え、

前記画素は各々少なくとも光信号に応じた信号電荷を蓄積する受光素子と、該受光素子に蓄積された信号電荷を増幅する増高素子とを備え、かつ前記走査回路のシフトレジスタの複数の回路段の出力を前記所定の論理状態に設定することによって複数の画素を選択するとともに、選択した複数の画素において前記増高素子をカットオフした状態で前記受光素子の電荷をリセットすることによりリセット時のラッシュ電流を低減したことを特徴とする固体損像装置。

【請求項2】 前記各々の画素は、さらに、前記受光素子に蓄積された信号電荷を前記増配素子の制御電極に転送する転送素子と、前記増配素子の制御電極の電荷をリセットするリセット素子とを具備し、前記転送素子および前記リセット素子を共にオンとして受光素子の電荷をリセットすることを特徴とする請求項1に記載の固体撮像装置。

【請求項3】 さらに、前記転送素子およびリセット素子を共にオンとして受光素子の電荷をリセットする際に、前記増調素子にバイアス電圧を印加して前記増高素子をカットオフ状態に保持するためのバイアス電圧印加手段を含むことを特徴とする請求項2に記載の固体損像装置。

【請求項4】 行および列方向に2次元状に配置され各々光信号に応じた信号電荷を蓄積し増幅する増幅型光電変換手段からなる複数の画素と、列方向に西別された各画素の出力端子を共通に接続した各列ライン毎に設けられた定電流回路と、前記画素を選択駆動する水平及び垂直各走査回路とを有する固体撮像装置において、

前記垂直走査回路は複数の回路段が継続接続されて構成 され所定の制御信号の入力に応じて前記複数の回路段の 出力をほぼ同時に所定の論理状態に設定可能なシフトレ ジスタを備え、

前記画素は各々、光信号に応じた信号電荷を蓄積する受 光素子と、該受光素子に蓄積された信号電荷を増幅する 増配素子と、前記受光素子に蓄積された信号電荷を前記 増配素子の制御電極に転送する転送素子と、前記増配素 子の制御電極の電荷をリセットするリセット素子とを具 備し、各行の画素の転送素子の制御電極は共通に対応す る行ラインに接続され、各行の行ラインは前記垂直走査 回路の対応回路段に接続され、すべての画素のリセット 素子の制御電極は共通にリセット制御信号入力端子に接 続され、かつ前記垂直走査回路のシフトレジスタの複数 の回路段の出力を前記所定の論理状態に設定することによって前記各行ラインを介してすべての転送素子をオンとし、かつ前記リセット制御信号をすべての画素のリセット素子に加えることによって全画素のリセット素子をオンとし、受光素子の電荷を転送素子およびリセット素子を介してリセットするとともに、このリセットの際にオンとなったリセット素子を介して増誕素子の制御電極に該け書素子をカットオフ状態とする電圧を印加することにより、リセット時のラッシュ電流を低減したことを特徴とする固体撮像装置。

【請求項5】 行および列方向に2次元状に配置され各々光信号に応じた信号電荷を蓄積し増幅する増配型光電変換手段からなる複数の画素と、列方向に酉別された各画素の出力端子を共通に接続した各列ライン毎に設けられた定電流回路と、前記画素を選択駆動する水平及び垂直各走査回路とを有する固体損像装置において、

前記垂直走査回路は複数の回路段が継続接続されて構成され所定の制御信号の入力に応じて前記複数の回路段の出力をほぼ同時に所定の論理状態に設定可能なシフトレジスタを備え、

前記画素は各々、光信号に応じた信号電荷を蓄積する受 光素子と、該受光素子に蓄積された信号電荷を増幅する 増幅素子と、前記受光素子に蓄積された信号電荷を前記 増配素子の制御電極に転送する転送素子と、前記増配素 子の制御電極の電荷をリセットするリセット素子とを具 備し、各行の画素の転送素子の制御電極は共通に対応す る行ラインに接続され、各行の行ラインは前記垂直走査 回路の対応回路段に接続され、すべての画素のリセット 素子の制御電極は共通にリセット制御信号入力端子に接 続され、

各列ラインは、各列ラインに接続された画素の増厚素子をカットオフ状態にするために各列ラインを介して増幅素子にバイアス電圧を印加する手段を備え、かつ前記垂直走査回路のシフトレジスタの複数の回路段の出力を前記所定の論理状態に設定することによって前記各行ラインを介してすべての転送素子をオンとし、かつ前記リセット制御信号をすべての画素のリセット素子に加えることによって全画素のリセット素子をオンとし、受光素子の電荷を転送素子およびリセット素子を介してリセットするとともに、このリセットの際に前記バイアス電王印加手段によって全画素の増配素子をカットオフ状態とすることにより、リセット時のラッシュ電流を低減したことを特徴とする固体損像装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体損像装置に関し、例えば電子スチルカメラなどに使用され、全画素の瞬時的なリセットが可能でありしかもリセット時のラッシュ電流を大幅に低減することができる固体損像装置に関する。

#### [0002]

【従来の技術】図6は、従来の固体損像装置の概略の構成を示し、2次元のイメージセンサの例を示している。 同図の装置は、説明の簡略化のため3行×3列の画表構成としている。また、図面では各表子の参照符号に添字が付されているが、説明の簡略化のため同じ種類の表子を代表して表現する場合には添字は省略することがある。

【0003】図6の装置では各画素としては、増配型受光素子の例として静電誘導トランジスタ(SIT)を使用している。すなわち、各画素を構成する静電誘導トランジスタQS11,QS12,QS13,QS21,QS22,QS23,QS31,QS32,QS33が3行×3列のマトリクス状に配置されている。

【0004】また、各列の画素を行ごとに順次選択するための垂直走査回路VSRが設けられている。すなわち、マトリクス状に配置された画素のうち各行方向に配置された静電誘導トランジスタのゲートが共通にそれぞれの行ラインGV1、GV2、GV3を介して垂直走査回路VSRのシフトレジスタの各回路段に接続されている。例えば静電誘導トランジスタQS11、QS12、QS13のゲートは共に行ラインGV1を介して垂直走査回路VSRに接続され、各静電誘導トランジスタQS21、QS22、QS23のゲートは行ラインGV2を介して垂直走査回路VSRに接続されている。垂直走査回路VSRは、初期化信号のINTVの印加によって全回路段がリセットまたはプリセットされて全ての行ラインGV1、GV2、GV3を選択状態にすることができるのである。

【0005】また、各列の画素の静電誘導トランジスタのソースはその列の列ラインLV1, LV2, LV3に共通に接続され、各列ラインは定電流源CSVを介して所定の電源VEEに接続されている。各定電流源CSVは各画素からの信号読み出し時に各画素の静電誘導トランジスタQSの負荷となるものである。各画素の静電誘導トランジスタQSのドレインは共通に所定の電源VDDに接続されている。各列ラインLV1, LV2, LV3の一端はそれぞれの列ラインをリセットするための垂直リセット用トランジスタQRSTV1, QRSTV2, QRSTV3を介して接地されている。各々の垂直リセット用トランジスタには後に説明する垂直読み出し線用リセット信号のRSTVが供給されている。

【0006】各列ラインLV1, LV2, LV3の他端はそれぞれの転送用スイッチQT1, QT2, QT3を介してそれぞれの水平出力用トランジスタQH1, QH2, QH3のドレインに接続されている。各水平出力用トランジスタのソースは共通の水平出力線HOUTに接続され、該水平出力線HOUTは損像信号を外部に供給するためのビデオ出力端子に接続されている。また、各転送用トランジスタQT1, QT2, QT3のソースは

それぞれの容量CT1, CT2, CT3を介して接地されている。

【0007】各列の転送用トランジスタQT1,QT2,QT3のゲートは共通に接続され転送パルスのTが供給される。また、水平読み出しトランジスタQH1~QH3のゲートは水平走査回路HSRの各回路段に接続されている。水平走査回路HSRも、前記垂直走査回路VSRと同様に、シフトレジスタを備え、該シフトレジスタは水平初期化信号のINTHにより全回路段のセットまたはリセットが可能なものが使用される。

【0008】図6の固体損像装置は、例えば電子スチルカメラに使用された場合には、所定の露光時間の経過後に、垂直走査回路VSRに垂直スタート信号のSTVを加え、かつ垂直シフト用クロック信号のCKVを加えることにより、垂直走査回路VSRのシフトレジスタが順次前記スタート信号のSTVを各回路段にシフトするよう動作する。これによって、各行ラインGV1、GV2、GV3が順次選択される。各静電誘導トランジスタQSには入射光に応じた信号電荷が蓄積されており、選択された行においてはそのゲート電圧に所定の選択電圧が加えられることによって該静電誘導トランジスタがソースフォロアとして動作し蓄積された電荷に対応する電圧を各列ラインLVに出力する。すなわち、選択された行の静電誘導トランジスタQSからの信号が同時に各垂直読み出し線LVに出力される。

【0009】そして、このとき転送信号のTにより名列の転送トランジスタQTを導通させて信号電荷を容量CT1,CT2,CT3に充電した後にQTを遮断し、垂直走査回路HSRにより順次水平読み出しトランジスタQHをオンとして各列ごとの信号が水平出力線HOUTに出力される。

【0010】ところで、このような固体損像装置が、例えば電子スチルカメラに使用された場合には、シャッタを押した瞬間に全画素のリセットを行なった後被写体画像の損像が行なわれる。図6の固体損像装置においては全画素のリセットは次のようにして行なわれる。

【0011】すなわち、垂直走査回路VSRは、シフトレジスタを含み、初期化信号のINTV、クロック信号のCKV、走査開始信号のSTVで制御される。初期化信号のINTVとのSTVをハイにすると垂直走査回路VSRの全回路段がプリセットされて全ての行ラインGV1, GV2, GV3がハイになり、全ての画素が選択状態になる。これに対し、初期化信号のINTVをハイにし、走査開始信号のSTVをローにすると垂直走査回路VSRの各回路段がリセットされ、全画素が非選択状態になる。初期化信号のINTVをローにすると垂直走査回路VSRが通常のシフト動作を開始し、スタート信号のSTVがハイになった時点からクロック信号のCKVが入るたびに順次各行ラインGV1, GV2, GV3が順次高レベルとなって画素が1行ずつ順次選択され

శ.

【0012】そして、図6の固体損像装置において全画素のリセットを行なうためには、まず垂直読み出し専用リセット信号のRSTVをハイにして、各列の垂直リセット用トランジスタQRSTV1~3をオンとし、各列ラインLV1,LV2,LV3をグランドに接続する。【0013】次に、垂直走査回路VSRの前記初期化信号のINTVと走査開始信号のSTVを共にハイにして垂直走査回路VSRの各回路段をプリセット状態にする。これによって各行ラインGV1,GV2,GV3が共にハイレベルとなって全画素の選択状態となる。この場合の各行ラインGV1,GV2,GV3のハイレベルの電圧、すなわち制御信号のSR1~3の電圧は、静電誘導トランジスタQS11~33のリセット用電圧VRSTPとなるよう設定される。

【0014】これによって、周知のように、各静電誘導トランジスタQS11~QS33のゲート電極下部に反転層が形成されて該静電誘導トランジスタQS11~33のソース・ドレイン間にチャネルができ、ゲートに充電されていた残存電荷が流れ出して全画素のリセットが行なわれる。このとき各画素の静電誘導トランジスタQS11~QS33にはリセットによる残存電荷の流出による電流が同時に流れる。

#### [0015]

【発明が解決しようとする課題】このように、従来の増幅型場像素子を有する固体操像装置においては、全画素のリセットを行なう場合には、全画素を同時に選択することにより、増幅手段を含む画素部を一体としてリセットを行なっていた。このため、リセット時に、各画素内の増配手段も全て同時にオンになって、全増配手段の電流が一斉に流れるようになっていた。このときの電流をラッシュ電流と言うが、個々の画素のラッシュ電流は小さくとも、全画素が同時にオンとなるため撮像装置全体では大きなラッシュ電流が流れる。

【0016】例えば各画素のラッシュ電流が数マイクロアンペアであるとしても、画素数が100万画素の場合には、撮像装置全体では数アンペアに達する。固体撮像装置のチップ内に数アンペアに達する電流が流れると、エレクトロマイグレーションによる信頼性の低下が問題になり、またチップ内の各部分の寄生インピーダンスによりチップ内各部分の電圧が所定の電圧範囲におさまりきらず、チップが固体撮像装置として期待した性能を発揮できず、あるいはラッシュ電流による誤動作などを生じる恐れもあった。

【0017】したがって、本発明の目的は、このような従来の装置における問題点に鑑み、増配型の画素を使用した固体損像装置において、リセット時の過大なラッシュ電流を防止し、固体損像装置のチップ全体が所定の性能を発揮できるようにすると共に、固体損像装置の信頼性の低下をも的確に防止できるようにすることにある。

#### [0018]

. ... .

【課題を解決するための手段】上記目的を達成するた め、本発明の第1の影様によれば、光電変換を行なう複 数の画素と、前記複数の画素を順次選択して読み出すた めの走査回路を具備する固体撮像装置において、前記走 査回路は複数の回路段が継続接続されて構成され所定の 制御信号の入力に応じて前記複数の回路段の出力をほぼ 同時に所定の論理状態に設定可能なシフトレジスタを備 えたものとし、前記画素は各々少なくとも光信号に応じ た信号電荷を蓄積する受光素子と、該受光素子に蓄積さ れた信号電荷を増幅する増配表子とを備えたものとし、 かつ前記走査回路のシフトレジスタの複数の回路段の出 力を前記所定の論理人態に設定することによって複数の 画素を選択するとともに、選択した複数の画素において 前記場職長子をカットオフレた状態で前記受光表子の電 荷をリセットすることによりリセット時のラッシュ電流 を低載する。

【0019】このような構成では、前記走査回路のシフトレジスタによって複数の画素を選択し、かつ選択した複数の画素において前記増配素子をカットオフした状態で前記受光素子の電荷をリセットする。したがって、リセット時に増配素子にラッシュ電流が流れることはなくなり、多数の画素を有する固体撮像装置における全画素を同時にリセットしたとしても過大なラッシュ電流が流れることはなくなる。したがって、固体撮像装置の手ップ内の各部分の電圧がラッシュ電流によって大きな変動を起こすこともなくなり、固体撮像装置が本来の性能を的確に発揮できるようになる。

【0020】この場合、前記各々の画素は、さらに、前記受光素子に蓄積された信号電荷を前記増配素子の制御電極に転送する転送素子と、前記増配素子の制御電極の電荷をリセットするリセット素子とを具備し、前記転送素子および前記リセット素子を共にオンとして受光素子の電荷をリセットするものとすることができる。

【0021】このような画素構成をとることによって、リセット時には前記転送素子とリセット素子とを共にオンとし、かつリセット素子を介して増配素子の制御電極に該増配素子をカットオフする電圧を加えることにより、増配素子をカットオフした状態で、受光素子に蓄積された電荷を前記転送素子およびリセット素子を介して放出することが可能になる。

【0022】さらに、前記転送素子およびリセット素子を共にオンとして受光素子の電荷をリセットする際に、前記増幅素子にバイアス電圧を印加して前記増高素子をカットオフ状態に保持するためのバイアス電圧印加手段を含むよう構成することもできる。

【0023】この場合は、上記バイアス電圧印加手段によって画素のリセット時に前記増職素子に対し、前記増幅素子をカットオフ状態にするためのバイアス電圧を印

加することができる。したがって、受光素子および増幅 素子の特性をそれぞれ独立に最適のものに設定すること ができ、増配素子を完全にカットオフした状態で受光素 子の完全空乏化が達成でき、各素子の設計の自由度が増 大し、高品質の固体損像装置が実現できる。

【0024】また、本発明の他の態様では、行および列 方向に2次元状に配置され各々光信号に応じた信号電荷 を蓄積し増殖する増減型光電変換手段からなる複数の画 素と、列方向に西辺された各画素の出力端子を共通に接 続した各列ライン毎に設けられた定電流回路と、前記画 素を選択駆動する水平及び垂直各走査回路とを有する固 体損像装置において、前記垂直走査回路は複数の回路段 が経済接続されて構成され所定の制御信号の入力に応じ て前記複数の回路段の出力をほぼ同時に所定の論理状態 に設定可能なシフトレジスタを備えたものとし、前記画 素は各々光信号に応じた信号電荷を蓄積する受光素子と 該受光素子に蓄積された信号電荷を増幅する増幅素子と 前記受光素子に蓄積された信号電荷を前記増配素子の制 御電極に転送する転送素子と前記増配表子の制御電極の 電荷をリセットするリセット素子とを具備し、各行の画 素の転送素子の制御電極は共通に対応する行ラインに接 続され各行の行ラインは前記垂直走査回路の対応回路段 に接続されすべての画素のリセット素子の制御電極は共 通にリセット制御信号入力端子に接続され、かつ前記垂 直走査回路のシフトレジスタの複数の回路段の出力を前 記所定の論理状態に設定することによって前記各行ライ ンを介してすべての転送素子をオンとし、かつ前記リセ ット制御信号をすべての画素のリセット素子に加えるこ とによって全画素のリセット素子をオンとし、受光素子 の電荷を転送素子およびリセット素子を介してリセット するとともに、このリセットの際にオンとなったリセッ ト素子を介して増幅素子の制御電極に該増に素子をカッ トオフ状態とする電圧を印加することにより、リセット 時のラッシュ電流を低減する。

【0025】このような構成に係わる固体損像装置にお いては、リセット時には、前記垂直走査回路のシフトレ ジスタの複数の回路段の出力を所定の論理状態とするこ とによって各行ラインの全ての転送来子をオンとし、か つ全ての画素のリセット素子をオンとし、受光素子の電 荷を転送素子およびリセット素子を介してリセットする ことができる。また、このリセットの際にオンとなった リセット素子を介して増幅素子の制御電極に該増幅素子 をカットオフ状態とする電圧を印加しておけば、リセッ ト時に増配素子にラッシュ電流が流れることはなくな り、多数の画素を同時にリセットしても固体撮像装置全 体として過大なラッシュ電流が流れることはなくなる。 【0026】本発明のさらに他の態様では、行および列 方向に2次元状に配置され各々光信号に応じた信号電荷 を蓄積し増富する増配型光電変換手段からなる複数の画 素と列方向に西列された各画素の出力端子を共通に接続

した各列ライン毎に設けられた定電流回路と前記画素を 選択駆動する水平及び垂直各走査回路とを有する固体提 像装置において、前記垂直走査回路は複数の回路段が継 続接続されて構成され所定の制御信号の入力に応じて前 記複数の回路段の出力をほぼ同時に所定の論理状態に設 定可能なシフトレジスタを備えたものとし、前記画素は 各々光信号に応じた信号電荷を蓄積する受光素子と該受 光素子に蓄積された信号電荷を増幅する増配素子と前記 受光素子に蓄積された信号電荷を前記増調素子の制御電 極に転送する転送表子と前記増幅表子の制御電極の電荷 をリセットするリセット素子とを具備し、各行の画素の 転送素子の制御電極は共通に対応する行ラインに接続さ れ各行の行ラインは前記垂直走査回路の対応回路段に接 続されすべての画素のリセット素子の制御電極は共通に リセット制御信号入力端子に接続され、また各列ライン は各列ラインに接続された画素の増幅素子をカットオフ 状態にするために各列ラインを介して増幅表子にバイア ス電圧を印加する手段を備え、かつ前記垂直走査回路の シフトレジスタの複数の回路段の出力を前記所定の論理 状態に設定することによって前記各行ラインを介してす べての転送素子をオンとし、かつ前記リセット制御信号 をすべての画素のリセット素子に加えることによって全 画素のリセット素子をオンとし、受光素子の電荷を転送 素子およびリセット素子を介してリセットするととも に、このリセットの際に前記バイアス電圧印加手段によ って全画素の均配素子をカットオフ状態とすることによ り、リセット時のラッシュ電流を低減する。

【0027】この場合も、垂直走査回路のシフトレジス タの複数の回路段の出力を所定の論理状態に設定するこ とによって各行ラインを介して全ての転送素子をオンと し、かつ前記リセット制御信号によって全ての画素のリ セット素子をオンとすることにより、受光素子の電荷を 転送来子およびリセット素子を介して放出することがで きる。そして、このリセットの際に、前記バイアス電圧 印加手段によって全画素の増設素子をカットオフ状態と することにより、リセット時のラッシュ電流を低減でき る。前記バイアス電圧印加手段は、画素の増配素子に他 の素子とは独立に所望の適切なバイアス電圧を印加する ことができるから、画素の各素子の設計の自由度を増大 させることができる。すなわち、前記転送来子およびリ セット素子を介して受光素子が完全に空乏化される電圧 を供給することができ、一方前記場語来子には該場語来 子を充分にカットオフ状態とするバイアス電圧を独立に 印加することができ、受光素子と増厚素子をそれぞれ所 望の最適の特性を有するよう設計することができる。

#### [0028]

【発明の実施の形態】図1は、本発明に係わる固体損像 装置の概略の構成を示すブロック図であり、2次元のイメージセンサの例を示している。同図の固体損像装置 は、複数の画素1を有する画素部3と、垂直走査回路5 と、水平読み出し部7と、水平走査回路9とを備えてい る。

. 400

【0029】画素部3は、それぞれ後に詳細に説明するように受光用のフォトダイオードおよび増調素子などを備えた画素1がマトリクス状に配置されて構成されている。垂直走査回路5は、画素部3の1水平ライン(行ライン)分の画素を順次選択するものであり、後に示す構造のダイナミックシフトレジスタで構成される。水平読み出し部7は、画素部3から1水平ライン分の画素の電荷を受け入れ、これを水平走査回路9からの走査パルスに基づき順次出力するものである。水平走査回路9も前記垂直捜査回路5と同様のダイナミックシフトレジスタによって構成される。

【0030】垂直走査回路5に入力されている信号 6S TVは垂直スタートパルスであり、ダイナミックシフトレジスタの初期入力データとなる。また垂直走査回路5には、そのダイナミックシフトレジスタのシフトを行なうための垂直クロックパルス 6 CK Vおよび垂直初期化パルス 6 INT Vが入力される。

【0031】また、水平走査回路9に入力されている信号のSTHは水平走査回路9を構成するダイナミックシフトレジスタのスタート信号であり、のCKHは水平シフト用のクロック信号である。また、水平走査回路9には必要に応じて該水平走査回路9を構成するダイナミックシフトレジスタを初期化するための水平初期化パルスのINTHが入力される。

【0032】図1の固体損像装置では、例えばスチルビデオカメラなどに使用された場合、シャッタを押す前には固体損像装置は擬似動作をさせておく、すなわち走査はするが出力信号は使用しない状態としておく。そして、シャッタが押されたら、垂直走査回路5に10マイクロ秒程度の一定期間が期化プルスφINTVを加え、同時にスタートパルスφSTVをHレベルにすると、擬似動作中の垂直走査回路5のシフトレジスタの全段が強制的にプリセット状態になって全画素が選択状態になり全画素の電荷がリセットできる。

【0033】次に、垂直スタートパルスのSTVをLレベルにして垂直走査回路5をリセット状態とし、かつ水平走査回路9にも初期化パルスのINTHを加えかつ水平スタートパルスのSTHをLレベルにして水平走査回路9をリセット状態にした後に、通常動作に戻って各シフトレジスタのシフト動作を開始する。このとき各画素は画像情報の蓄積を開始しており、所定の露光時間の経過後再度初期化パルスのINTV、のINTHをHレベル、垂直スタートパルスのSTVと水平スタートパルスのSTHをLレベルにして各シフトレジスタを強制リセットした後に通常の動作に戻って読出し動作を開始すると、所定の時間露光された映像信号を得ることができる。

【0034】なお、図1の固体撮像装置では、通常の読

み出し動作は、垂直走査回路5および水平走査回路9の 各初期化プルスφINTVおよびφINTHをそれぞれ 低レベルとした状態で、垂直走査回路5において例えば 高レベルのスタート信号のSTVをクロック信号のCK Vで順次シフトレ、画素部3の1水平ライン分の画素を 順次選択する。選択された1水平ライン分の各画素のフ ォトダイオードに蓄積されていた電荷は水平読み出し部 7に転送される。次に、水平走査回路9により例えば高 レベルのスタート信号のSTHをクロック信号のCKH により順次シフトすることにより、該水平走査回路9に よって水平読み出し部7に転送された電荷を1画素分だ け順次水平方向に転送し出力端子から外部に読み出す。 【0035】図2は、図1の固体撮像装置の詳細な回路 構成を示す。図2の固体損像装置において、図1と同じ 部分は同じ参照数字で示されている。 すなわち図2の間 体撮像装置も複数の画素1を備えた画素部3と、垂直走 査回路5と、水平読み出し部7と水平走査回路9などに よって構成されている。 図2の回路では、説明の簡略化 のため画素部3は3行×3列の画素1から構成されるも のとしている。

【0036】各画素1は受光素子であるフォトダイオードPD、接合型電界効果トランジスタ(JFET)からなる増に素子QA、フォトダイオードPDの電荷を増幅素子QAのゲートに転送するためのMOSトランジスタからなる転送用スイッチQT、増に素子QAのゲート電極を所定の電圧に設定するためのMOSトランジスタからなるリセットスイッチQRSTから構成されている。なお、図面では、各素子に添字がされているが、説明の簡略化のため同じ種類の素子を代表して表現する場合には添字は省略することがある。図2に示される各画素1においては、受光手段であるフォトダイオードPDと増幅素子QAのゲートが構造上分離されている。

【0037】各画素1の増設素子QAのうち、垂直方向に配置された画素の増設素子QAのソースは各列の列ラインLV(LV1~LV3)を介してそれぞれの列の定電 窓原CS Vに接続されている。各定電 窓原CS Vは増幅素子QAをソースフォロアとして動作させたときの負荷となる。各定電 窓原CS Vの他端は共通に所定の電源 VE Eに接続されている。

【0038】各画素1のフォトダイオードPDのカソードは共通に所定の電源VDDに接続され、アノードは転送用スイッチQTのソースに接続されている。転送用スイッチQTのドレインは増配素子QAのゲートおよびリセットスイッチQRSTのソースに接続されている。各増配素子QAのソースは列ごとに共通にそれぞれの列ラインLV(LV1~LV3)に接続されている。各転送用スイッチQTのゲートは行ごとに共通に垂直走査回路5に接続され第1の垂直走査信号のTRを受けるよう構成されている。各行の垂直走査信号のTR1~のTR3は垂直走査回路5のそれぞれの回路段の出力に接続され

ている。リセットスイッチQRSTのゲートは全画素共通に制御信号のPGに接続され、ドレインは水平方向に共通に垂直走査回路5に接続されてそれぞれの行ごとに第2の垂直走査信号のRDが供給されるよう構成されている。各増幅表子QAのドレインは共通に前記フォトダイオードPDのアノードと同じ電源VDDに接続されている。

【0039】なお、垂直主査回路5の各回路段の出力は、それぞれ異なった電圧レベルの第1および第2の垂直走査信号のTRおよびのRDを供給するため、例えば、シフトレジスタの各回路段の出力にそれぞれ所定の電圧シフト回路を接続して構成することもできる。

【0040】水平読み出し部7は、各列ごとに読み出しゲートトランジスタQTC、容量CTおよび水平読み出し用のスイッチ素子QHで構成される。各列ラインLVの上端は読み出しゲートトランジスタQTCのドレインに接続され、該読み出しゲートトランジスタQTCのソースはそれぞれの列の水平読み出し用スイッチ素子QHのドレイン、および容量CTに接続されている。容量CTの他端は接地されている。全ての読み出しゲートトランジスタQTCのゲートは共通に接続され転送パルスめてが供給できるよう構成されている。また、水平読み出し用スイッチ素子QHのゲートは各列ごとに水平走査回路9のシフトレジスタの各回路段の出力に接続されている。さらに、水平読み出し用スイッチ素子QHのソースは共通に水平出力線HOUTを介してビデオ出力端子に接続されている。

【0041】以上のような構成を有する固体損像装置において画素のリセットは次のように行なう。すなわち、垂直走査回路5の初期化パルスφINTVおよびスタートパルスφSTVを共にハイにして垂直走査回路5の全回路段をプリセットして全画素の選択状態とする。これによって、全回路段の第1の垂直走査信号φTR(φTR1~φTR3)を全て同時にハイにして全画素の転送用スイッチQTをオンとする。また、全画素共通のリセット制御信号φPGを加えて全画素のリセットスイッチQRSTをオンにする。

【0042】このとき第20垂直走査信号 $\phi$ RD( $\phi$ RD1 $\sim$  $\phi$ RD3)の電圧は各画素の増高素子QAを構成するJFETがカットオフする電圧VGLとする。

【0043】このようにすると、各画素のフォトダイオードPDに蓄積されていた残留電荷は、転送素子QTとリセット素子QRSTを通じて排出され、フォトダイオードPDは完全空乏化されてリセットされる。そして、この場合増塩素子QAのゲート電圧は前述のようにVGLでありしたがって該増塩素子QAはカットオフしているので、該増塩素子QAには電流が流れない。すなわち、フォトダイオードPDに流れる電流が増塩素子QAによって増幅されて増幅された電流が流れることはない。このため、各画素のラッシュ電流がきわめて小さく

なり、固体損<mark>像装置全体</mark>として過大なラッシュ電流が流れることはなくなる。

【0044】なお、図2の固体損像装置において信号の 読み出しを行なう場合は、垂直走査回路5の初期化パル Vをハイにすると共にクロック信号のCKVを加えて垂 直走査回路5のシフト動作を行なわせる。これにょっ て、各行の画素を順次選択し、選択された画素に蓄積さ れている信号を垂直読み出し緑LVに出力する。そし て、各列ラインに接続された読み出しゲートトランジス タQTCを転送パルスめTによってオンとし信号の読み 出し電荷をそれぞれの列の容量CTに充電する。また、 水平走査回路9においても、初期化パルスはINTHを ローレベル、スタートパルスめSTHをハイレベルとし かつクロック信号のCKHを加えることによりシフト動 作を行なわせる。これによって、各列の水平読み出し用 スイッチ素子QHが順次オンとされて各列の読み出し信 号が水平出力ラインHOUTに供給されビデオ出力端子 から外部に出力される。

【0045】また、このような信号の読み出しを行なう 場合には、リセット制御信号のPGにより全画表のリセ ット素子QRSTをオンにする。そして、選択された行 に対しては第2の垂直走査信号

oRD

の電圧を各画素の 増幅表子QAがオンになって活性化する電圧VGHと し、非選択画素に対しては増幅素子QAがカットオフす る前記電圧VGLとする。この状態で、前記制御信号の PGをオフにしても増配素子QAのゲート浮遊容量によ り該増配表子QAのゲート電圧は同じ値に保持される。 したがって、リセット制御信号 o P Gにより全画素のリ セット素子QRSTをオフにした後に、第1の垂直走査 信号

の

「民により選択された行の

画素の

転送素子をオン にする。これによって、フォトダイオードPDに蓄積さ れていた信号電荷が増配表子QAのゲートに転送され該 増展子QAのゲート電圧が信号に対応して変化する。 この電圧を増配素子QAをソースフォロアとして動作さ せて列ラインLVに出力し、前述のように水平走査回路 9を走査して順次外部に読み出す。

【0046】図3は、本発明に係わる固体撮像装置の水平走査回路および垂直走査回路に使用可能なダイナミックシフトレジスタの構成を示す。図3のダイナミックシフトレジスタは、CMOSプロセスを使用して作成され、クロックパルスによって順次活性化されるいわゆるクロックドインバータを使用した例を示している。

【0047】図3のダイナミックシフトレジスタにおいては、例えば正の電源電圧VDDと負の電源電圧VSSとの間に直列接続された2個のPMOSトランジスタP1およびP2と2個のNMOSトランジスタN2およびN1とによって1段のクロックドインバータを構成している。PMOSトランジスタP3、P4およびNMOSトランジスタN4、N3が2段目のクロックドインバー

タを構成し、PMOSトランジスタP5, P6と2個のNMOSトランジスタN6, N5とが3段目のクロックドインバータを構成し、2個のPMOSトランジスタP7, P8と2個のNMOSトランジスタN8とN7とが4段目のクロックドインバータを構成し、以下同様である。

【0048】各回路段のクロックドインバータにおいて中央に位置するPMOSトランジスタとNMOSトランジスタ、例えば1段目ではP2とN2、2段目ではP4とN4、3段目ではP6とN6、4段目ではP8とN8、はそれぞれCMOSインバータを構成している。各CMOSインバータと電源VDDおよびVSSとの間に接続されたトランジスタはこれらのCMOSインバータを活性化させるための制御用トランジスタである。

【0049】これらの制御用トランジスタのうちPMOSトランジスタP1,P5,…のゲートは内部クロック信号線CP1に接続され、PMOSトランジスタP3,P7,…のゲートは内部クロック信号線CP2に接続されている。また、他の導電形の制御用トランジスタ、すなわちNMOSトランジスタN1,N5,…のゲートは内部クロック信号線CN1に接続され、NMOSトランジスタN3,N7,…のゲートは他の内部クロック信号線CN2に接続されている。

【0050】また、1段目のCMOSインバータを構成する各トランジスタP2およびN2のゲートにはスタートパルスのSTが供給される。1段目のCMOSインバータの出力は2段目のCMOSインバータの入力、すなわちトランジスタP4およびトランジスタN4のゲートに接続され、2段目のCMOSインバータの出力は3段目のCMOSインバータの出力に接続され、3段目のCMOSインバータの出力に接続され、3段目のCMOSインバータの出力に接続され、3段目のCMOSインバータの出力に4段目のCMOSインバータの入力に順次接続されている。

【0051】図3のダイナミックシフトレジスタはさらに、同時活性化回路を構成するインバータINV2、ORゲートOR1、OR2を備え、さらに2個のインバータINV3、INV4を備えている。ORゲートOR1 およびOR2のそれぞれの一方の入力には初期化パルス ゆINTが供給される。ORゲートOR1の他方の入力はクロックパルスゆCKが供給され、他のORゲートOR2の他方の入力はクロックパルスゆCKをインバータINV2で反転した信号が供給される。ORゲートOR1の出力は前記内部クロック信号線CN2に接続され、かつインバータINV4を介して内部クロック信号線CP2に接続されている。ORゲートOR2の出力は内部クロック信号線CN1に接続され、かつインバータINV3を介して内部クロック信号線CP1に接続されている。

【0052】以上のような構成を有するダイナミックシフトレジスタにおいては、初期ピパルスのINTがロー(L)レベルの場合はORゲートOR1の出力にはクロ

ックパルスのCKが発生し、ORゲートOR2の出力にはクロックパルスのCKを反転したクロックパルスが供給される。したがって、クロックパルスのCKがハイ(H)レベルのときは、内部クロック信号線CN2がHレベル、内部クロック信号線CP2がLレベルとなり、トランジスタP3, P7, …およびN3, N7, …がオンとなる。これに対し、クロック信号のCKがLレベルの場合は、ORゲートOR2の出力がHレベルとなりトランジスタP1, P5, …およびN1, N5, …がオンとなる。したがって、クロック信号のCKによって各回路段の第1のインバータと第2のインバータとが交互に活性化され、スタートパルスのSTが順次後続の回路段へとシフトされる。

【0053】これに対し、初期化パルスはINTをHレベルにすると、クロックパルスはCKのレベル如何にかかわらず、ORゲートOR1およびOR2の出力は共にHレベルとなる。したがって、内部クロック信号線CN1,CN2は共にHレベルとなり、内部クロック信号線CP1,CP2は共にLレベルとなる。このため、全てのクロックドインバータの制御用トランジスタP1,P3,P5,P7,…およびN1,N3,N5,N7,…が同時にオンとなる。すなわち、全てのクロックドインバータが同時に活性化される。

【0054】これによって、クロックパルスはCKとは 無関係に入力信号のSTが各インバータで反転されて高 速度で後段の回路に伝達される。したがってスタートパ 1, S2, …も全てLレベルとなり、スタートパルスø STをHレベルとすれば全ての回路段の出力S1、S 2, …はHレベルとなる。すなわち、ほぼ瞬時的に全回 路段あるいは所望の回路段までの出力をセットあるいは プリセットすることができる。また、回路は全て活性状 態にあるから、リセットまたはプリセット状態を安定し て長時間終続することも可能である。なお、通常の固体 撮像装置に使用されるクロックドインバータの遅延時間 は、通常数ナノ秒以下であり、仮にクロックドインバー タが1000段あったとしても入力段から最終段まで数 マイクロ秒以下でデータの伝達が可能であり、ほぼ瞬時 に各回路段のリセットあるいはプリセットを行なうこと ができる。

【0055】図4は、本発明の固体損像装置に使用できるダイナミックシフトレジスタの他の構成例を示す。図4のダイナミックシフトレジスタは、各回路段ごとに2個のCMOSインバータを備えている。すなわち、第1の回路段はPMOSトランジスタP11とNMOSトランジスタN11からなる第1のCMOSインバータと、PMOSトランジスタP12およびNMOSトランジスタN12からなる第2のCMOSインバータとを有している。第2の回路段は、PMOSトランジスタP13およびNMOSトランジスタN13からなる第1のCMO

Sインバータと、PMOSトランジスタP14およびN MOSトランジスタN14からなる第2のCMOSインバータとを備えており、以下同様である。各インバータは伝達ゲートを介して順次総続接続されている。すなわち、トランジスタP11およびN11からなるインバータの出力は第1の伝達ゲートT1を介してトランジスタP12およびN12からなるインバータの入力に接続されており、トランジスタP12, N12からなるインバータの出力は第2の伝達ゲートT2を介してトランジスタP13, N13からなるインバータの入力に接続されており、トランジスタP13, N13からなるインバータの出力は第3の伝達ゲートT3を介してトランジスタP14, N14からなるインバータの入力に接続され、以下同様である。

'-1 <sub>r</sub>

【0056】伝達ゲートT1, T3, …のPMOSトランジスタ側のゲートは内部クロック信号線CP1に接続され、NMOSトランジスタのゲートは内部クロック信号線CN1に接続されている。また、伝達ゲートT2, T4, …のPMOSトランジスタのゲートは内部クロック線CP2に接続され、NMOSトランジスタのゲートは内部クロック信号線CN2に接続されている。

【0057】図4のダイナミックシフトレジスタは、図3のものと同様に、インバータINV2、ORゲートOR1,OR2からなる同時活性化回路を備えており、またORゲートOR1,OR2の出力をそれぞれ反転して内部クロック信号線CP2,CP1に供給するインバータINV4,INV3を備えている。ORゲートOR1,OR2の出力はまた内部クロック信号線CN2,CN1に接続されている。

【0058】図4のダイナミックシフトレジスタにおいては、初期化パルスゆINTがLレベルの場合には、ORゲートOR1およびOR2の出力はそれぞれクロックパルスゆCKおよび該クロックパルスめCKを反転した反転クロックパルスが出力される。これらのクロックパルスのCKおよびその反転クロックパルスがそれぞれ内部クロック信号線CN2およびCN1に供給される。また、ORゲートOR1、OR2からぞれぞれ出力されるクロックパルスめCKおよびその反転クロックパルスがそれぞれさらにインバータINV4、INV3によって反転されてそれぞれ内部クロック信号線CP2、CP1に供給される。すなわち内部クロック信号線CP2にはクロック信号線CP1にはクロックパルスが、内部クロック信号線CP1にはクロックパルスのCKが供給される。

【0059】したがって、クロックパルスのCKがHレベルの場合は、伝達ゲートT2, T4, …が導通し、クロックパルスのCKがLレベルの場合は伝達ゲートT1, T3, …が導通する。すなわちクロック信号のCKによって伝達ゲートT1, T2, T3, T4, …が交互に導通、非導通とされる。これによって、スタートパル

スめSTが、周知のごとく、順次後続の回路段へと伝達されシフト動作が行なわれる。

【0060】これに対し、初期化パルスのINTがHレベルの場合は、ORゲートOR1,OR2の出力は共に、クロックパルスのCKのレベルにかかわらず、Hレベルとなる。このため、内部クロック信号線CN1,CN2は共にHレベル、内部クロック信号線CP1,CP2は共にLレベルとなり、全ての伝達ゲートT1,T2,T3,T4,…が導通する。すなわち、全ての回路段のインバータが直接統続接続されることになる。したがって、スタートパルスのSTが順次反転されながら各インバータによって直接伝達される。したがって、図4の回路においても各回路段を瞬時にリセットあるいはプリセットすることが可能になる。

【0061】なお、上述の説明においては、ダイナミックシフトレジスタとして2種類のものにつき説明したが、本発明には種々の形式のダイナミックシフトレジスタを使用できることは明らかである。すなわち、各回路段が2段1組のダイナミック形インバータ回路で構成されており、片方が実質的に活性状態のとき、他方は実質的に不活性状態として入力信号を順次後続の回路段に伝達する形式のダイナミックシフトレジスタであれば本発明は適用できる。これらの場合、2段1組のダイナミック形インバータを同時に活性化し、複数回路段にわたり入力信号を直接後続の回路段に伝達し、リセットやプリセットを強制的に瞬時に行なわせることができる。

【0062】次に、図5は、本発明の別の実施態様に係わる固体損傷装置の回路構成を示す。図5においても前記図1と同じ部分は同じ参照数字で示されている。また、図5の固体損像装置では、前記図2の固体損像装置における各列ラインLV1, LV2, LV3がそれぞれプルアップ用のMOSトランジスタなどで構成されるスイッチ素子QPU1, QPU2, QPU3を介して所定のバイアス電圧VPUに接続されている。各スイッチ素子QPU1, QPU2, QPU3のゲートは共通に接続され所定の制御信号のPUが供給できるよう構成されている。また、バイアス電圧VPUは増に表子QAのゲートが増に表子QAの読み出し電圧VGHであっても該増に表子QAがカットオフする電圧とされる。その他の部分は図2の回路と同じであり、同じ部分には同じ参照数字および参照符号が付されている。

【0063】図5の固体損像装置において画素のリセットを行なう場合には、図2の場合と同様に、垂直走査回路5の全段をプリセットし、第1の垂直走査回路のTR1~TR3を全画素の転送用スイッチQTに加えて該転送用スイッチQTをオンとする。また制御信号のPGを加えて全画素のリセットスイッチQRSTをオンにする。このとき、第2の垂直走査信号のRD1~のRD3の電圧は各画素部の増調素子QAの読み出し電圧VGHとする。

【0064】さらに、このとき、制御信号はPUにより 各列のプルアップ用スイッチ素子QPUをオンとして各 列ラインLV1~LV3を前記バイアス電圧VPUにバ イアスする。このバイアス電圧VPUは、前述のよう に、増議子QAのゲートが読み出し電圧VGHであっ ても増展表子QAがカットオフする電圧とする。これに よって、増富素子QAをカットオフした状態でフォトダ イオードPDの残留電荷を転送素子QTおよびリセット 素子QRSTを介して放出し、画素のリセットが行なわ れる。そして、この場合フォトダイオードPDは物語 子QAの読み出し電圧VGHに逆バイアスされた状態に リセットされる。しかしながら、プルアップ用のスイッ チ素子QPUによって、各物語素子QAのソース電圧が 前記バイアス電圧VPUになっており、増設表子QAに は電流が流れない。すなわち、リセット時の過大なラッ シュ電流が防止できる。なお、信号の読み出しを行なう 場合は、プルアップ用のスイッチ素子QPUをカットオー フとした状態で前記図2の固体撮像装置の場合と同様に 行なう。

【0065】上記図2および図5の固体撮像装置において、各画素の受光素子の特性としては、リセット時に完全空乏化されるよう構成することが望ましい。しかしながら、そのような受光素子を構成するよう製造プロセス条件を設定すると、増配素子QAを構成するJFETの特性が充分でない場合があり、逆にJFETの特性を重視すると受光素子の完全空乏化が達成できないことがある。したがって、受光素子のフォトダイオードと増配素子のJFET特性が共に所望の特性に両立できる場合には、前記図2の構成とするのが望ましく、両立が困難または不可能な場合には図5の構成とするのが望ましい。【0066】

【実施列】なお、上記図2および図5における固体撮像装置において、各電源および信号の電圧は具体的には次のように設定して高結果が得られる。すなわち電源電圧 VDD=5V、VEE=0Vの条件で、前記各画素の増幅素子QAがオンになって活性化する読み出し電圧VGH=-1Vとする。そして、前記図2の構成における、リセット時に各画素のリセット素子のドレインに供給される第2の垂直走査信号のRDの電圧VGLは例えばー3Vでよい。また、前記図5の構成における各画素をカットオフするためのバイアス電圧VPUは増配素子QAのゲート電圧がVGH=-1Vであっても該増配素子QAがカットオフする電圧、例えば+1V以上とする。

#### [0067]

【発明の効果】以上のように、本発明によれば、固体損 像装置において、リセットを行なう場合に各画素の増幅 素子をカットオフした状態で受光素子のリセットを行な うよう構成したから、多数の画素を含む固体損像装置に おい全画素を同時にリセットする場合にも過大なラッシュ 電流が発生することを防止できる。したがって、ラッシュ電流による固体損像装置の信頼性の低下が防止でき ると共に、ラッシュ電流によるチップ内各部の電圧変動 によって固体損像装置に悪影響を与えることが防止され、固体損像装置が本来の性能を発揮することが可能に なる。このような固体損像装置は、例えばシャッタを切った瞬間に全画素同時リセットが必要な電子スチルカメ ラなどに使用して好結果を得ることができる。

### 【図面の簡単な説明】

【図1】本発明に係わる固体損像素子の概略の構成を示すブロック図である。

【図2】本発明の第1の実施形態に係わる固体損像装置の詳細な構成を示す電気回路図である。

【図3】本発明に係わる固体損像装置の走査回路に使用可能なシフトレジスタの構成を示す電気回路図である。 【図4】本発明に係わる固体損像素子の走査回路に使用可能なシフトレジスタの他の構成を示す電気回路図であ

【図5】本発明の第2の実施形態に係わる固体損像素子の影響な構成を示す電気回路図である。

【図6】従来の固体損像装置の構成を示す電気回路図である。

# 【符号の説明】

- 1 画素
- 3 画素部
- 5 垂直走査回路(VSR)
- 7 水平読み出し部
- 9 水平走査回路(HSR)

PD11, ..., PD33 フォトダイオード

QT11, ..., QT33 転送表子

QA11, ..., QA33 增謀了

QRST11, …, QRST33 リセット素子

CSV1, ···, CSV3 定電流源

QTC1, …, QTC3 読み出しゲートトランジスタ

CT1, ..., CT3 蓄積用容量

QH1, …, QH3 水平読み出し用スイッチ素子

QPU1, …, QPU3 プルアップ用スイッチ素子

